Hotline:0961 116 783
| THIẾT BỊ CHÍNH KL-300 |
| Nguồn cấp |
| 1.Nguồn cấp DC kép: Đầy đủ chức năng, tiêu chuẩn sau: |
| - Dải điện áp: +5V, 1.5A, -5V, 0.3A, ± 12V, 0.3A |
| - Có bảo vệ quá tải |
| 2.Nguồn cấp DC điều chỉnh được: Đầy đủ chức năng, tiêu chuẩn sau: |
| - Dải điện áp: +1.5V ~ 15V |
| - Dòng điện ra max: 0.5A |
| - Có bảo vệ quá tải đầu ra |
| Bộ phát tín hiệu: Đầy đủ chức năng, tiêu chuẩn sau: |
| Tất cả các bộ phát tín hiệu có cực đầu ra mức CMOS và TTL đồng bộ và độc lập. Dải của mức CMOS đầu ra trong khoảng +1.5V ~ +15V và được điều khiển bới thiết bị điều chỉnh điện áp nằm trên bộ nguồn DC điều chỉnh được. |
| 1. Tần số chuẩn: Đầy đủ chức năng, tiêu chuẩn sau: |
| - Tần số: 1Mhz, 60Hz, 1Hz |
| - Độ chính xác: 0.01% (1Mhz) |
| - Tín hiệu ra: tải 10 TTL |
| 2. Bộ tạo tín hiệu xung Clock : Đầy đủ chức năng, tiêu chuẩn sau: |
| - Tần số: 1Hz - 1Mhz (6 dải): |
| + 1Hz ~ 10 Hz |
| + 10Hz ~ 100 Hz |
| + 1KHz ~ 10 KHz |
| + 10KHz ~ 100 KHz |
| + 100KHz ~ 1MHz |
| - Tín hiệu ra: tải 10 TTL |
| 3. Chuyển mạch dữ liệu: Đầy đủ chức năng, tiêu chuẩn sau: |
| - Chuyển mạch DIP 8 bit; đầu ra mức TTL 2, 16 bit |
| - Chuyển mạch lật: |
| - Tín hiệu ra: tải 10 TTL |
| 4. Chuyển mạch bộ tạo xung: Đầy đủ chức năng, tiêu chuẩn sau: |
| - 2 bộ đầu ra điều khiển độc lập |
| - Mỗi bộ với đầu ra Q, Q, độ rộng xung > 5ms |
| - Tín hiệu ra: tải 10 TTL |
| 5. Bộ tạo tín hiệu tuyến tính: Đầy đủ chức năng, tiêu chuẩn sau: |
| - Tần số: 50/60Hz |
| - Điện áp đầu ra: 6Vrms |
| - Có bảo vệ quá tải |
| 6. Bộ chuyển mạch xoay |
| - 2 chữ số, đầu ra mã BCD, đầu vào điểm chung |
| Hiển thị:Đầy đủ chức năng, tiêu chuẩn sau: |
| 1. Hiển thị logic |
| 2. Hiển thị số |
| Thiết bị kiểm tra |
| 1. Đầu dẫn dò logic |
| 2. Loa |
| I - MODULE BẢNG MẠCH AC-9001: Đầy đủ chức năng, tiêu chuẩn sau: |
| Bảng mạch: Bảng mạch có 1680 điểm có thể đặt vào và tháo ra dễ dàng |
| Phụ kiện: Đầy đủ chức năng, tiêu chuẩn sau: |
| - Các đầu nối: |
| + 2mm-0.65mm, 300mmL: 6 cái |
| + 2mm-2mm, 450mmL: 10 cái |
| - Đầu kiểm tra: 2mm-2mm, 600mmL: 1 cái |
| II - CÁC MODUL THÍ NGHIỆM |
| Danh sách các modul: Đầy đủ chức năng, tiêu chuẩn sau: |
| KL-33001: Thí nghiệm về các cổng logic cơ bản |
| KL-33002: Thí nghiệm về các cổng logic tổng hợp 1 |
| KL-33003: Thí nghiệm về các cổng logic tổng hợp 2 |
| KL-33004: Thí nghiệm về các cổng logic tổng hợp 3 |
| KL-33005: Thí nghiệm về các cổng logic tổng hợp 4 |
| KL-33006: Thí nghiệm về các cổng logic tổng hợp 5 |
| KL-33007: Thí nghiệm về các mạch tạo xung Clock |
| KL-33008: Thí nghiệm về các mạch logic tuần tự 1 |
| KL-33009: Thí nghiệm về các mạch logic tuần tự 2 |
| KL-33010: Thí nghiệm về các mạch nhớ 1 |
| KL-33011: Thí nghiệm về các mạch nhớ 2 |
| KL-33012: Thí nghiệm về các mạch chuyển đổi 1 |
| KL-33013: Thí nghiệm về các mạch chuyển đổi 2 |
| IV. TÊN CÁC BÀI THÍ NGHIỆM |
| 1. Các bài thí nghiệm cơ bản: Đầy đủ các bài thí nghiệm sau: |
| 1-1. Giới thiệu các chuyển mạch và các cổng logic |
| 1-2. Các mạch cổng logic |
| 1-3. Đo điện áp ngưỡng |
| 1-4. Đo điện áp/Dòng điện |
| 1-5. Đo độ trễ khi truyển cổng logic cơ bản |
| 1-6. Đo các đặc tính các cổng logic cơ bản |
| 1-7. Giao diện giữa các cổng logic |
| 2. Các bài thí nghiệm logic tổ hợp: Đầy đủ các bài thí nghiệm sau: |
| 2-1. Các mạch cổng NOR |
| 2-2. Các mạch cổng NAND |
| 2-3. Các mạch cổng XOR |
| 2-4. Mạch cổng AND-OR-INVEST (AOI) |
| 2-5. Các mạch so sánh |
| 2-6. Mạch cổng Schmitt |
| 2-7. Mạch cổng Open- Collector |
| 2-8. Các mạch cổng 3 trạng thái |
| 2-9. Mạch Haft-Adder và Full-Adder |
| 2-10. Mạch Haft-subtractor và Full-subtractor |
| 2-11. Khối ALU |
| 2-12. Mạch tạo bit chẵn lẻ |
| 2-13. Mạch bộ mã hoá |
| 2-14. Mạch bộ giải mã |
| 2-15. Bộ dồn kênh |
| 2-16. Bộ phân kênh |
| 2-17. Mạch bộ dồn kênh/phân kênh tương tự được điều khiển số |
| 3. Thí nghiệm mạch dao động: Đầy đủ các bài thí nghiệm sau: |
| 3.1. Cấu tạo mạch dao động với các cổng logic cơ bản |
| 3.2. Cấu tạo mạch dao động với cổng Schmitt |
| 3.3. Mạch dao động được điều khiển bằng điện áp (VCO) |
| 3.4. Mạch dao động IC 555 |
| 3.5. Mạch dao động đa hài đơn |
| 4. Thí nghiệm mạch logic tuần tự: Đầy đủ các bài thí nghiệm sau: |
| 4.1. Mạch Flip-Flop |
| 4.2. Mạch Flip-Flop J-K |
| 5. Thí nghiệm mạch nhớ: Đầy đủ các bài thí nghiệm sau: |
| 5.1. Cấu tạo mạch nhớ chỉ đọc (ROM) với các diode |
| 5.2. Cấu tạo mạch nhớ truy cập ngẫu nhiên (RAM) với Flip-Flop D |
| 5.3. Mạch RAM 64-bit |
| 5.4. Mạch nhớ chỉ đọc có thể lập trình và xoá (EPROM) |
| 5.5. Mạch EPROM điện tử |
| 5.6. Cấu tạo bộ đếm quét động với bộ xử lý chíp đơn |
| 6. Các bài thí nghiệm mạch đếm: Đầy đủ các bài thí nghiệm sau: |
| 6.1. Mạch chuyển đổi số/tương tự (DAC) |
| 6.2. Mạch chuyển đổi tương tự/số (ADC) |
| V. PHỤ KIỆN: Đầy đủ các bài thí nghiệm sau: |
| 1. Các đầu nối: 2mm-0.65mm, 300mmL: 25 cái |
| 2. Các đầu nối: 2mm, bước 10mm: 10 cái |